1．Ad-hoc測(cè)試技術(shù)

特定目標(biāo)可測(cè)試性設(shè)計(jì)技術(shù)（Ad-hoc）是一種早期的DFT技術(shù)，它是針對(duì)一個(gè)已經(jīng)成型的吊秤傳感器設(shè)計(jì)中的測(cè)試問(wèn)題。這種技術(shù)的主要基本思想是：通過(guò)添加選擇器來(lái)訪問(wèn)內(nèi)部電路，以增強(qiáng)其可控性和可觀測(cè)性；添加邏輯門電路來(lái)控制內(nèi)總電路以增加其可控性；在需要的地主增加觀測(cè)點(diǎn)。

2．掃描技術(shù)

吊秤傳感器中一般都包括了時(shí)序邏輯和組合邏輯兩部分。組合邏輯使現(xiàn)有測(cè)試技術(shù)能較好地測(cè)試生成；而時(shí)序邏輯電路的測(cè)試生成，由于時(shí)序電路往往很復(fù)雜，因此很難獲得足夠令人滿意的測(cè)試程序。掃描結(jié)合測(cè)試向量自動(dòng)生成技術(shù)，通過(guò)將電路中難以測(cè)試的時(shí)序元件轉(zhuǎn)化為可串行輸入和輸出的可掃面單元，從而從可測(cè)試性的角度來(lái)看增加了許多可控制點(diǎn)和觀測(cè)點(diǎn)，極大地提高了整個(gè)吊秤傳感器的可觀測(cè)性。

3．內(nèi)建自測(cè)技術(shù)（BIST）

內(nèi)建自測(cè)設(shè)計(jì)技術(shù)的基本思想是不需要外產(chǎn)來(lái)施加測(cè)試向量，由電路自己生成測(cè)試向量，依靠自身來(lái)決定獲得的測(cè)試結(jié)果是否正確。這種方法通過(guò)吊秤傳感器內(nèi)部集成少量的邏輯電路來(lái)實(shí)現(xiàn)對(duì)集成電路的測(cè)試。隨著集成度的提高，集成電路工程不再在乎BIST邏輯所占用的電路或芯片面積，因而內(nèi)建自測(cè)設(shè)計(jì)技術(shù)廣泛地應(yīng)用于現(xiàn)代集成電路中。這種測(cè)試方法還被認(rèn)為是解決測(cè)試儀器開(kāi)發(fā)周期長(zhǎng)、費(fèi)用高的有效方法之一。